在verilog裡always和 initial的區别是什麼?_知道

在verilog裡always和 initial的區别是什麼?_知道

瀏覽:902
日期:2025-05-13
提問者採納: initial塊內的語句從上到下只執行一次 不符合電路的運行模式 所以是不可綜合的 它一般用來模擬時賦值;你這個代碼裡面的 ......看更多