電路佈局驗證- 維基百科,自由的百科全書 - Wikipedia

電路佈局驗證- 維基百科,自由的百科全書 - Wikipedia

瀏覽:339
日期:2025-06-24
電路佈局驗證(layout versus schematic, LVS)是一種電子設計自動化(electronic design automation, EDA)工具,其功能為驗證特定積體電路與其原始電路設計之間  ......看更多