Lab_7 硬體描述語言Verilog - 邕翼's Weblog | Just another WordPress.com weblog

Lab_7 硬體描述語言Verilog - 邕翼's Weblog | Just another WordPress.com weblog

瀏覽:1415
日期:2024-06-12
注意:case的敘述記得用endcase來作結束;case敘述除了case以外還有casex和casez ... 接著我們做一個初步的Verilog語法驗証看看我們所寫的Verilog語法是否正確。在Terminal下我們下Verilog -c alu.v 來驗証語法正確性,如下圖所示: ......看更多